AMD Spartan™ UltraScale+ ™ アーキテクチャの概要

2025.2


AMD
together we advance_

目標

この章では次の項目を学習します。

目的 01

AMD Spartan™ UltraScale+ ™ FPGA アーキテクチャの主な機能* と基本ブロックを説明する



このモジュールで説明する一部の機能は、将来のリリースでツールでサポートされる予定です

©2026 Advanced Micro Devices, Inc.

AMD
together we advance_

AMD Spartan UltraScale+ FPGA: 概要



- 高 I/O 密度、低消費電力、セキュリティ
- ロジック セルあたりの I/O 数が 3.5 倍増加し、FPGA の I/O 対ロジック セル比を改善
- 16 nm プロセス ノードで構築されているため、総消費電力を削減
- 大型デバイスでの DDR および PCIe 向けのハード化された IP

©2026 Advanced Micro Devices, Inc.
AMD
together we advance_

AMD Spartan UltraScale+ FPGA: 概要


実績ある 16 nm テクノロジ

低消費電力
- 16 nm FinFET
- ハード DDR コントローラー、PCIe® 接続

ブロック RAM および UltraRAM
- 最大 26 Mb のオンチップ メモリ

トランシーバーと PCIe
- 最大 8個の 16.3 Gb/s GTH トランシーバー
- PCIe Gen4 x8

デジタル信号処理
- 最大 384 DSP48E2 ブロック
- 浮動/固定小数点



将来を見据えた機能

柔軟な I/O インターフェイス
- 最大 572 I/O、3.3V 対応
- 3.2G MIPI D-PHY


最先端のセキュリティ機能
- ポスト量子暗号 (PQC) 対応
- PPK/SPK 認証、TRNG、PUF

ハード メモリ コントローラー
- LPDDR4X/5、最大 4,266 Mb/s
- LPDDR5 を搭載した初の UltraScale+ ™ デバイス

小型フォーム ファクター
- CSP および BGA パッケージ
- 最小 10x10 mm


©2026 Advanced Micro Devices, Inc.
AMD
together we advance_

Spartan UltraScale+ アーキテクチャ: 基本構成要素



©2026 Advanced Micro Devices, Inc.
AMD
together we advance_

Spartan UltraScale+ アーキテクチャ: 基本構成要素



エンベデッド
インテリジェンス向け

デザイン保護

高速シリアル リンク


高性能ホストまたはペリフェラルの相互接続性

高スループット演算

正確なタイミング

©2026 Advanced Micro Devices, Inc.
AMD
together we advance_

Spartan UltraScale+ アーキテクチャ: 基本構成要素



©2026 Advanced Micro Devices, Inc.
AMD
together we advance_

プログラマブル ロジック

プログラマブル ロジックが中核となるフレキシブル ファブリックを形成し、カスタム デジタル回路の実装を可能にします

基本構成要素 (CLB)

各 CLB には 2 つのスライスがあり、次の内容が含まれている

ルックアップ テーブル (LUT)	フリップフロップ (FF)/ラッチ	マルチプレクサ (MUX)	キャリー ロジック
プライマリ ロジック素子、6入力、多用途 (ブール値、分散 RAM、SRL)	シーケンシャル ロジック用の同期ストレージ	データパスの選択	高速演算関数

システム ロジック セル

- これらのプログラマブル ロジック リソースの総容量は、この指標を使用して定量化されます
- 主にCLB 内の 6入力 LUT と関連ロジックの数から導き出されます

©2026 Advanced Micro Devices, Inc.
AMD
together we advance_

I/O リソース

HP I/O バンク

HD I/O バンク

XP5IO バンク

HP I/O バンク


- 高性能インターフェイス (1.0V ～ 1.8V) 用に設計
- 高速規格対応: LVDS、POD、SSTL、MIPI
- 第 4 世代メモリ インターフェイス (DDR4/LPDDR4) および MIPI D-PHY に対応する堅牢な PHY

主な特長:

- 専用 PHY (クロックとデータ間の位相調整)
- 校正済み内部終端
- 受信 CTLE イコライゼーション
- プリエンファシス

©2026 Advanced Micro Devices, Inc.
AMD
together we advance_

I/O リソース



©2026 Advanced Micro Devices, Inc.
AMD
together we advance_

I/O リソース

HP I/O バンク

HD I/O バンク

XP5IO バンク

XP5IO バンク

- Spartan™ UltraScale+ ™ アーキテクチャ独自のI/O
- 1.0V～1.5Vの電源範囲で動作
- 高速 PHY 動作向けに最適化されており、次のプロトコルをサポート
  - MIPI D-PHY
  - LPDDR5
  - LVDS

©2026 Advanced Micro Devices, Inc.
AMD
together we advance_

MIPI D-PHY

物理層 D-PHY

- 低レベル I/O アーキテクチャのブロック制御
- ソース同期
  - 差動クロック
  - 差動データ レーン
    - 1-8 レーンをサポート
- 組み込みの PHY サポート
  - ドライバーのみ

プロトコル層: CSI 2およびDSI

- 標準のPPIインターフェースを介してCSI-2またはDSIプロトコルに接続

I/O バンクの機能

XP5IO バンク

- 最大 3,200 Mb/s
- 合計 132 の I/O (2 バンク)

HPIO バンク

- 最大 2,500 Mb/s
- 合計 52 の I/O (シングル バンク)

HDIO バンク

- MIPI プロトコルには対応できない

©2026 Advanced Micro Devices, Inc.
AMD
together we advance_


ブロック RAM

機能	メリット
内蔵の高速メモリ カスケード	• CLB 使用量、配線の輻輳、動的消費電力の削減を解消
強化された FIFO	• ソフト FIFO よりも低消費電力、高性能 • ソフトコア実装への容易な移行が可能で、追加機能が可能 • クロック ドメイン交差のための非対称読み取りおよび書き込みポート幅
アクティブ BRAM のユーザー アクセス可能なパワー ゲーティング	• ブロック RAM の内容物にアクセスする必要が一時的になくなった場合、動的消費電力を低減

©2026 Advanced Micro Devices, Inc.
AMD
together we advance_

ウルトラRAM

- Spartan™ UltraScale+ ™ デバイスのオンチップ メモリ
- 288 Kb メモリ ブロックの列
- 奥行き 4 Kb、幅 72 へ構成可能
- シングル クロックのデュアル ポート
- オプションの出力レジスタ
- 64 ビット ECC (ハミング コード、72 ビットすべてを使用、SECDED)
- より深いバッファー用の内蔵ハード カスケード (データ、アドレス、制御)
- グローバル アドレス デコード ロジック
- スタティックおよびダイナミック パワー ゲーティング



©2026 Advanced Micro Devices, Inc.
AMD
together we advance_

トランシーバー

- Spartan™ UltraScale+ ™ FPGA は、電力効率に優れた GTH トランシーバーを活用し、500 Mb/s から 16.375 Gb/s までのライン レートをサポート
- GTH トランシーバー: 高度に設定可能で、プログラマブル ロジック リソースと緊密に統合

新しいトランシーバーの機能とプロトコル (機能拡張)

物理コーディング サブレイヤー (PCS)

- ハード化された PCIe® 3/4 PCS および PIPE インターフェイス
- レイテンシ測定内蔵の非同期64B/66Bギアボックス
- イーサネット IEEE 1588 および CPRI アプリケーションをサポート

物理媒体アタッチメント (PMA)

- クワッドあたり2つのQPLL(LCタンク)と自動適応機能付きDFE
- リカバリされたクロックの専用出力
- システム クロック設計を簡素化する新しいプログラマブル デバイダ
- 消費電力削減機能

©2026 Advanced Micro Devices, Inc.
AMD
together we advance_

PCIe Gen4

Spartan™ UltraScale+ ™ デバイスには、データセンター、通信、エンベデッド アプリケーションに必要な PCI Express® 機能が統合されている

3種類の統合ブロック



©2026 Advanced Micro Devices, Inc.
AMD
together we advance_

PCIe Gen4

PCIE4CE機能 (PCIe Gen4)

- PCI Express® Base Specification v4.0 に準拠し、最大 16.0 GT/s の Gen4 速度をサポート
- Gen3 で最大 16 レーン、Gen4 で最大 8 レーンをサポート
- より低いリンク幅と低速度に設定可能で、リソースと電力を節約


一般的な機能と構成

- エンドポイント ポートまたはルート ポートとして設定可能
- 4 つの物理機能と 252 の仮想機能を備えたシングル ルート I/O 仮想化 (SR-IOV) をサポート
- システム パフォーマンスを向上させるためのタグ数 (256) の拡張
- 統合されたMSI-Xテーブル

©2026 Advanced Micro Devices, Inc.
AMD
together we advance_

DSP

機能	メリット
DSP スライスの 27x18 乗算器 DSP タイル (2 スライス) で 35x28 をサポート	ブロックあたりの最適なパフォーマンス DSPを二個組み合わせることで、倍精度浮動小数点演算を実装
加算器前二乗	ビデオ アプリケーションにおける動作推定の効率化 50% 少ないリソースで "二乗和差" 計算を実行
追加のアキュムレータ フィードバック パス	複雑な作業を実装し、リソースを半分に減らして蓄積
ワイド XOR	EFEC、CRC、ECC 機能を実装
ホワイト ボックス モデリング	正確なシミュレーションとデバッグによる完全な可視性



©2026 Advanced Micro Devices, Inc.
AMD
together we advance_

クロック管理

- UltraScale™ アーキテクチャを活用して、グローバル クロック バッファとローカル クロック バッファの区別がなくなった
- 統合アプローチにより、クロック ツリーの実装が簡素化され、タイミング予測性が強化される

クロック管理リソース

- I/O 列に隣接する物理層 (PHY) ブロック内に専用リソースを配置
- 各クロック管理タイル (CMT) の機能:
  - 1 つのマルチモード クロック マネージャ (MMCM)
  - 再設計された2つの位相ロックループ(PLL)
- MMCM は汎用性の高いクロッキングをサポートし、PLL は I/O PHY クロッキング向けに最適化されている

物理的な構成とクロックの配分

- CLB、DSP スライス、およびブロック RAM を統合し、列と行に並べられたセグメント化されたクロック領域 (CR) に基づくデバイス構造
- I/O および GT (トランシーバー) カラムは CR カラムと並べて挿入されます。
- 水平クロック スパイン (HCS) は、水平クロック分配のプライマリ ネットワークとして機能
- クロック管理列は、I/O 列および第 2 世代メモリ インターフェイス ロジックと密接に連動

©2026 Advanced Micro Devices, Inc.
AMD
together we advance_

セキュリティ

ユーザー IP を保護するために提供される**機密性と信頼性**

セキュリティ目標は、最新の標準をサポートし、将来の脅威 (ポスト量子リスクなど) を考慮

物理的なセキュリティは、Spartan™ UltraScale+ ™ デバイスの機能と使用前提の組み合わせによって実現

主なセキュリティ機能

- 暗号化と認証 セキュアな構成
  - 非対称ハードウェアの信頼のルート (A-HWRoT)
  - 対称ハードウェアの信頼のルート (S-HWRoT)
- PUF (物理的に複製不可能関数)
- 真性乱数発生器 (TRNG)
- eFUSE
- プログラマブル デバイス イメージ (PDI) 認証
- デバイス識別子 (デバイス DNA)

©2026 Advanced Micro Devices, Inc.
AMD
together we advance_

MicroBlaze V プロセッサ: 概要

- Vivado™ および Vitis™ ツールに実装された新しいソフト IP ブロック
- RISC-V ISA のサブセット実装
- AMD FPGA およびアダプティブ SoC への実装に対応
- メイン プロセッサまたはコプロセッサとして機能

RISC-V に基づくオープンソースの ISA	• 豊富な IP と開発ツールのエコシステムに支えられている
効率的なアーキテクチャ	• キャッシュと最適化されたパイプラインを備えた 32 ビットまたは 64 ビット RISC Harvard ソフト コア
柔軟な構成	• AXI-4 およびコード圧縮内蔵のローカル メモリ バス (LMB) インターフェイスをサポート

©2026 Advanced Micro Devices, Inc.
AMD
together we advance_


MicroBlaze V プロセッサ: 構成プロファイル

マイクロコントローラー プロファイル

- 200 MHz でコストが最適化されている。
  Arm® Cortex-M0®/M1 と同等

アプリケーション プロセッサ プロファイル

- 組み込み Linux®、MMU、イーサネット コントローラーのサポート。
  Arm Cortex-A5 と同等



リアルタイム プロファイル


- RTOS、MPU、スケーラブルなキャッシュをサポートし、確定的な応答を実現

ロックステップ構成

- ランタイム完全性監視に利用可能

©2026 Advanced Micro Devices, Inc.
AMD
together we advance_

MicroBlaze V プロセッサ: ブロックレベル アーキテクチャ



©2026 Advanced Micro Devices, Inc.

AMD
together we advance_

確認問題

Q Spartan™ UltraScale+ ™ アーキテクチャに固有の I/O バンクのタイプはどれですか。

- ○ HP I/O バンク
- ○ HD I/O バンク
- ○ XP5IO バンク
- ○ 汎用 I/O バンク

©2026 Advanced Micro Devices, Inc.
AMD
together we advance_

確認問題

Q Spartan™ UltraScale+ ™ アーキテクチャの基本構成要素について、正しい機能の説明を選んでください。

Spartan UltraScale+ アーキテクチャ	機能
プログラマブル ロジック	エンベデッド インテリジェンスを提供
MicroBlaze™ V (ソフト) プロセッサ	大容量の高密度メモリ リソースを含む
ウルトラRAM	高性能なペリフェラルの相互接続性を高めるハード ブロックを搭載
クロック管理ブロック	正確なタイミングと同期を確保
PCIe® Gen4 IP	カスタム デジタル回路の実装に柔軟なファブリックを提供

©2026 Advanced Micro Devices, Inc.
AMD
together we advance_

まとめ

01 Spartan™ UltraScale+ ™ アーキテクチャは、16 nm テクノロジを採用して低消費電力を実現し、高密度 I/O を提供

02 このアーキテクチャには、プログラマブル ロジック、多様な I/O リソース (HDIO、HPIO、および XP5IO)、堅牢なメモリ オプションなど、主要な構成要素が統合されている

03 このデバイスは、PCIe® Gen4、最適化された DSP、高速な GTH トランシーバー、LPDDR5 メモリ コントローラーなどのハード化された IP を搭載し、性能と効率を向上させる

04 クロック管理、セキュリティ、MicroBlaze™ V プロセッサなどの重要なシステム要素が統合され、高精度のタイミング、保護、組み込みのインテリジェンスを実現

©2026 Advanced Micro Devices, Inc.
AMD
together we advance_

免責条項および権利帰属

ここに記載されている情報は、情報提供のみを目的としており、事前通知なしで変更される場合があります。この資料の作成時には確認を重ねているものの、技術的な誤りや欠落、誤記などが含まれる可能性があり、AMD は当該情報の更新または修正の義務を負いません。Advanced Micro Devices, Inc. は、この資料の内容の正確性または完全性に関していかなる表明または保証も行わず、ここに記載される AMD ハードウェア、ソフトウェア、その他の製品の操作または使用に関して、非侵害、商品性、特定の目的への適合性の黙示的な保証を含め、いかなる種類の責任も一切負わないものとします。この資料は、黙示的あるいは禁反言で生じるものを含め、いかなる知的財産権へのライセンス付与を行うものではありません。AMD 製品の購入または使用に適用される条件および制限は、当事者間で締結された契約または AMD 標準売買条件に規定されているとおりです。GD-18。

©2026 Advanced Micro Devices, Inc.All rights reserved.AMD、AMD Arrow ロゴ、MicroBlaze、Spartan、UltraScale、UltraScale+、Vitis、Vivado およびその組み合わせは、Advanced Micro Devices, Inc. の商標です。Linux は、米国およびその他の国における Linus Torvalds の登録商標です。PCI Express および PCIe は、PCI-SIG Corporation の登録商標です。本ドキュメントに使用されるその他の商品名は情報提供のみを目的としており、各所有者の商標である可能性があります。一部の AMD テクノロジでは、サードパーティによる有効化またはアクティブ化が必要になる場合があります。サポートされる機能はオペレーティング システムによって異なる場合があります。具体的な機能については、システム メーカーにお問い合わせください。完全に安全なテクノロジや製品はありません。

©2026 Advanced Micro Devices, Inc.


AMD